 목차
CHAPTER 01 디지털과 수체계
1-1 아날로그와 디지털 신호
1-2 수체계
1-3 2진수, 8진수와 16진수
1-3-1 2진수
1-3-2 2진 ↔ 10진수 체계 사이의 변환
1-3-3 8진수와 16진수
1-4 수 체계에서의 연산
1-5 보수와 보수를 이용한 뺄셈
1-5-1 r-1의 보수와 r의 보수
1-5-2 보수를 이용한 뺄셈
1-5-3 음수의 표현
1-6 쉬프트
1-7 수치 데이터의 표현
1-8 2진화 10진 코드
1-8-1 BCD 코드
1-8-2 그레이 코드
1-9 알파뉴메릭 코드와 7-조각 표시 코드
1-10 패리티 비트와 오류 검출
CHAPTER 02 부울대수
2-1 부울 대수와 2진 논리함수
2-2 NAND 논리와 NOR 논리의 확장
2-2-1 NAND 논리의 확장
2-2-2 NOR 논리의 확장
2-2-3 Wired-결선 논리
2-3 스위칭 대수와 기본법칙
2-3-1 기본 집합 이론
2-3-2 부울대수의 기본법칙
CHAPTER 03 논리함수의 간략화
3-1 부울 대수의 기본법칙을 사용한 대수적인 간략화
3-2 최소항과 최대항
3-3 카노프-도를 사용한 논리함수의 간략화
3-3-1 2-변수 카노프-도
3-3-2 3-변수 카노프-도
3-3-3 4-변수 카노프-도
3-3-4 5-변수 카노프-도
3-3-5 Quine-Mclusky 간략화 방법
CHAPTER 04 조합논리회로
4-1 2진 덧셈기와 뺄셈기
4-1-1 반가산기와 전가산기
4-1-2 반감산기와 전감산기
4-1-3 n-비트 가산기
4-1-4 덧셈/뺄셈 회로
4-1-5 BCD 코드 가산기 회로
4-1-6 초과-3 코드 가산기 회로
4-2 Look-ahead 자리올림수
4-3 크기 비교기
4-4 디코더
4-5 멀티플렉서와 디멀티플렉서
4-6 디코더와 멀티플렉서를 사용한 회로 설계
4-6-1 디코더를 사용한 논리회로 설계
4-6-2 멀티플렉서를 사용한 논리회로 설계
4-7 인코더와 우선순위 인코더
4-7-1 인코더
4-7-2 우선순위 인코더
4-8 프로그래머블 논리 디바이스
4-8-1 판독 전용 기억장치(ROM)와 PROM
4-8-2 프로그래머블 어레이 논리
4-8-3 프로그래머블 논리 어레이
4-9 산술연산회로의 설계
4-10 논리연산회로의 설계
CHAPTER 05 순서논리회로
5-1 래치회로와 클록-래치회로
5-1-1 세트-리셋 래치(SR Latch)회로
5-1-2 클록 SR-래치(Clocked SR Latch)회로
5-1-3 D-래치
5-1-4 JK-래치
5-2 플립플롭
5-2-1 주종 SR-플립플롭
5-2-2 주종 D-플립-플롭
5-2-3 주종 JK-플립-플롭
5-2-4 에지-트리거 SR-플립플롭
5-2-5 에지-트리거-D-플립플롭
5-2-6 에지-트리거-jk-플립플롭
5-2-7 T-플립플롭
5-2-8 래치와 플립플롭의 비교 요약
5-3 비동기-입력 플립플롭
5-4 직렬 2진 덧셈기
CHAPTER 06 레지스터와 계수기
6-1 레지스터
6-1-1 레지스터의 구현
6-1-2 쉬프트 레지스터
6-1-3 순회형 레지스터
6-1-4 직렬전송과 병렬전송 레지스터
6-1-5 병렬 로드가 가능한 양방향 쉬프트 레지스터
6-2 레지스터를 사용한 직렬/병렬 덧셈회로
6-2-1 직렬 2진 덧셈기
6-2-2 직렬/병렬 누산기
6-2-3 데이터 버스
6-3 계수기
6-3-1 비동기 리플 계수기
6-3-2 동기 계수기
6-3-3 Modulo-N 계수기
CHAPTER 07 상태표와 순서논리 회로의 설계
7-1 상태표와 상태도
7-1-1 상태표
7-1-2 상태도
7-2 상태표를 사용한 순서논리회로의 설계
7-2-1 계수기의 설계
7-3 신호등 제어 설계
참고문헌
색인
|
> 신간
디지털 논리회로
● 발행날짜 : 2015년 8월 31일
● 페이지 : 496페이지
● 판매처 : 온라인 서점
책 소개
책 소개
디지털 디바이스들은 물론 IoT와 IoE를 구현하거나 Big-데이터를 구현하기 위한 모든 설계는 기본적으로 디지털(Digital)이라는 기본 기술을 사용하고 있다. 저자는 컴퓨터를 포함하는 스마트-폰과 IoT와 같은 디지털 시스템을 이해하고 설계하는 데 필요한 기본적인 논리지식과 향후 다양한 디지털 회로 설계자가 되는 기본서가 될 수 있도록 디지털 논리회로를 집필하게 되었다.
목차
CHAPTER 01 디지털과 수체계1-1 아날로그와 디지털 신호
1-2 수체계
1-3 2진수, 8진수와 16진수
1-3-1 2진수
1-3-2 2진 ↔ 10진수 체계 사이의 변환
1-3-3 8진수와 16진수
1-4 수 체계에서의 연산
1-5 보수와 보수를 이용한 뺄셈
1-5-1 r-1의 보수와 r의 보수
1-5-2 보수를 이용한 뺄셈
1-5-3 음수의 표현
1-6 쉬프트
1-7 수치 데이터의 표현
1-8 2진화 10진 코드
1-8-1 BCD 코드
1-8-2 그레이 코드
1-9 알파뉴메릭 코드와 7-조각 표시 코드
1-10 패리티 비트와 오류 검출
CHAPTER 02 부울대수
2-1 부울 대수와 2진 논리함수
2-2 NAND 논리와 NOR 논리의 확장
2-2-1 NAND 논리의 확장
2-2-2 NOR 논리의 확장
2-2-3 Wired-결선 논리
2-3 스위칭 대수와 기본법칙
2-3-1 기본 집합 이론
2-3-2 부울대수의 기본법칙
CHAPTER 03 논리함수의 간략화
3-1 부울 대수의 기본법칙을 사용한 대수적인 간략화
3-2 최소항과 최대항
3-3 카노프-도를 사용한 논리함수의 간략화
3-3-1 2-변수 카노프-도
3-3-2 3-변수 카노프-도
3-3-3 4-변수 카노프-도
3-3-4 5-변수 카노프-도
3-3-5 Quine-Mclusky 간략화 방법
CHAPTER 04 조합논리회로
4-1 2진 덧셈기와 뺄셈기
4-1-1 반가산기와 전가산기
4-1-2 반감산기와 전감산기
4-1-3 n-비트 가산기
4-1-4 덧셈/뺄셈 회로
4-1-5 BCD 코드 가산기 회로
4-1-6 초과-3 코드 가산기 회로
4-2 Look-ahead 자리올림수
4-3 크기 비교기
4-4 디코더
4-5 멀티플렉서와 디멀티플렉서
4-6 디코더와 멀티플렉서를 사용한 회로 설계
4-6-1 디코더를 사용한 논리회로 설계
4-6-2 멀티플렉서를 사용한 논리회로 설계
4-7 인코더와 우선순위 인코더
4-7-1 인코더
4-7-2 우선순위 인코더
4-8 프로그래머블 논리 디바이스
4-8-1 판독 전용 기억장치(ROM)와 PROM
4-8-2 프로그래머블 어레이 논리
4-8-3 프로그래머블 논리 어레이
4-9 산술연산회로의 설계
4-10 논리연산회로의 설계
CHAPTER 05 순서논리회로
5-1 래치회로와 클록-래치회로
5-1-1 세트-리셋 래치(SR Latch)회로
5-1-2 클록 SR-래치(Clocked SR Latch)회로
5-1-3 D-래치
5-1-4 JK-래치
5-2 플립플롭
5-2-1 주종 SR-플립플롭
5-2-2 주종 D-플립-플롭
5-2-3 주종 JK-플립-플롭
5-2-4 에지-트리거 SR-플립플롭
5-2-5 에지-트리거-D-플립플롭
5-2-6 에지-트리거-jk-플립플롭
5-2-7 T-플립플롭
5-2-8 래치와 플립플롭의 비교 요약
5-3 비동기-입력 플립플롭
5-4 직렬 2진 덧셈기
CHAPTER 06 레지스터와 계수기
6-1 레지스터
6-1-1 레지스터의 구현
6-1-2 쉬프트 레지스터
6-1-3 순회형 레지스터
6-1-4 직렬전송과 병렬전송 레지스터
6-1-5 병렬 로드가 가능한 양방향 쉬프트 레지스터
6-2 레지스터를 사용한 직렬/병렬 덧셈회로
6-2-1 직렬 2진 덧셈기
6-2-2 직렬/병렬 누산기
6-2-3 데이터 버스
6-3 계수기
6-3-1 비동기 리플 계수기
6-3-2 동기 계수기
6-3-3 Modulo-N 계수기
CHAPTER 07 상태표와 순서논리 회로의 설계
7-1 상태표와 상태도
7-1-1 상태표
7-1-2 상태도
7-2 상태표를 사용한 순서논리회로의 설계
7-2-1 계수기의 설계
7-3 신호등 제어 설계
참고문헌
색인